深圳理工大学-数字逻辑基础与Verilog设计-实验课程

实验课程目录

  • 实验一 异或门
  • 实验二 加法器设计与仿真
  • 实验三 加减法器设计
  • 实验四 桶形移位器设计
  • 实验五 时序逻辑电路设计
  • 实验六 移位乘法器设计
  • 番外一 EDA发展史
  • 敬请期待
深圳理工大学-数字逻辑基础与Verilog设计-实验课程
  • 搜索

© 版权所有 2025, 陈奕含，黄夕祠。

利用 Sphinx 构建，使用的 主题 由 Read the Docs 开发.